Contact Us
SalesDept@heisener.com 0755-83210559 ext. 805

UPSD3434EB40T6

hotUPSD3434EB40T6

UPSD3434EB40T6

For Reference Only

Part Number UPSD3434EB40T6
Manufacturer STMicroelectronics
Description IC MCU 8BIT 288KB FLASH 52TQFP
Datasheet UPSD3434EB40T6 Datasheet
Package 52-LQFP
In Stock 328 piece(s)
Unit Price Request a Quote
Lead Time Can Ship Immediately
Estimated Delivery Time Sep 22 - Sep 27 (Choose Expedited Shipping)
Request for Quotation

Part Number # UPSD3434EB40T6 (Embedded - Microcontrollers) is manufactured by STMicroelectronics and distributed by Heisener. Being one of the leading electronics distributors, we carry many kinds of electronic components from some of the world’s top class manufacturers. Their quality is guaranteed by its stringent quality control to meet all required standards.

For UPSD3434EB40T6 specifications/configurations, quotation, lead time, payment terms of further enquiries please have no hesitation to contact us. To process your RFQ, please add UPSD3434EB40T6 with quantity into BOM. Heisener.com does NOT require any registration to request a quote of UPSD3434EB40T6.

UPSD3434EB40T6 Specifications

ManufacturerSTMicroelectronics
CategoryIntegrated Circuits (ICs) - Embedded - Microcontrollers
Datasheet UPSD3434EB40T6Datasheet
Package52-LQFP
Series��PSD
Core Processor8032
Core Size8-Bit
Speed40MHz
ConnectivityI2C, IrDA, SPI, UART/USART, USB
PeripheralsLVD, POR, PWM, WDT
Number of I/O35
Program Memory Size288KB (288K x 8)
Program Memory TypeFLASH
EEPROM Size-
RAM Size8K x 8
Voltage - Supply (Vcc/Vdd)3 V ~ 5.5 V
Data ConvertersA/D 8x10b
Oscillator TypeInternal
Operating Temperature-40°C ~ 85°C (TA)
Mounting Type-
Package / Case52-LQFP
Supplier Device Package-

UPSD3434EB40T6 Datasheet

Page 1

Page 2

January 2009 Rev 5 1/300 1 UPSD3422 UPSD3433 UPSD3434 UPSD3454 Turbo Plus series Fast Turbo 8032 MCU with USB and programmable logic Features ■ Fast 8-bit Turbo 8032 MCU, 40 MHz – Advanced core, 4-clocks per instruction – 10 MIPs peak performance at 40 MHz (5 V) – JTAG debug and in-system programming – 16-bit internal instruction path fetches double-byte instruction in a single memory cycle – Branch cache & 4 instruction prefetch queue – Dual XDATA pointers with automatic increment and decrement – Compatible with 3rd party 8051 tools ■ Dual Flash memories with memory management – Place either memory into 8032 program address space or data address space – READ-while-WRITE operation for in- application programming and EEPROM emulation – Single voltage program and erase – 100 000 guaranteed erase cycles, 15-year retention ■ Clock, reset, and power supply management – Flexible 8-level CPU clock divider register – Normal, Idle, and power-down modes – Power-on-reset and low-voltage-reset supervisor – Programmable watchdog timer ■ Programmable logic, general purpose – 16 macrocells for logic applications (e.g., shifters, state machines, chip-selects, glue- logic to keypads, and LCDs) ■ A/D converter – Eight channels, 10-bit resolution, 6 µs ■ Operating voltage source (±10%) – 5 V devices: 5.0 V and 3.3 V sources – 3.3 V devices: 3.3 V source ■ Communication interfaces – USB v2.0 Full Speed (12Mbps) – 10 endpoint pairs (In/Out), each endpoint with 64-byte FIFO (supports Control, Intr, and Bulk transfer types) – I2C Master/Slave controller, 833kHz – SPI Master controller, 10MHz – Two UARTs with independent baud rate – IrDA potocol: up to 115 kbaud – Up to 46 I/O, 5 V tolerant uPSD34xxV ■ Timers and interrupts – Three 8032 standard 16-bit timers – Programmable counter array (PCA), six 16- bit modules for PWM, CAPCOM, and timers – 8/10/16-bit PWM operation – 12 Interrupt sources with two external interrupt pins ■ Packages – ECOPACK® compliant Table 1. Device summary Reference Part number uPSD3422 UPSD3422E, UPSD3422EV uPSD3433E UPSD3433E, UPSD3433EV uPSD3434 UPSD3434E, UPSD3434EV uPSD3454 UPSD3454E, UPSD3454EV LQFP52 (T), 52-lead, thin, quad, flat LQFP80 (U), 80-lead, thin, quad, flat www.st.com Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) Ob s let e Pr od uc t(s ) - O bs ole t P ro du ct( s)

Page 3

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) Contents UPSD3422, UPSD3433, UPSD3434, UPSD3454 2/300 Contents 1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 2 Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3 Hardware description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 4 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 4.1 Internal memory (MCU module, standard 8032 memory: DATA, IDATA, SFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 4.1.1 DATA memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 4.1.2 IDATA memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 4.1.3 SFR memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 4.2 External memory (PSD module: program memory, data memory) . . . . . 31 4.2.1 Program memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 4.2.2 Data memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 4.2.3 Memory placement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 5 8032 MCU core performance enhancements . . . . . . . . . . . . . . . . . . . . 33 5.1 Pre-fetch queue (PFQ) and branch cache (BC) . . . . . . . . . . . . . . . . . . . . 34 5.2 PFQ example, multi-cycle instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 5.3 Aggregate performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 6 MCU module description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 7 8032 MCU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 7.1 Stack pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 7.2 Data pointer (DPTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 7.3 Program counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 7.4 Accumulator (ACC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.5 B register (B) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.6 General purpose registers (R0 - R7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.7 Program status word (PSW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.7.1 Carry flag (CY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.7.2 Auxiliary carry flag (AC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s)

Page 4

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) UPSD3422, UPSD3433, UPSD3434, UPSD3454 Contents 3/300 7.7.3 General purpose flag (F0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.7.4 Register bank select flags (RS1, RS0) . . . . . . . . . . . . . . . . . . . . . . . . . 39 7.7.5 Overflow flag (OV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 7.7.6 Parity flag (P) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 8 Special function registers (SFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 9 8032 addressing modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 9.1 Register addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 9.2 Direct addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 9.3 Register indirect addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 9.4 Immediate addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 9.5 External direct addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 9.6 External indirect addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 9.7 Indexed addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 9.8 Relative addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 9.9 Absolute addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 9.10 Long addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 9.11 Bit addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 10 UPSD34xx instruction set summary . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 11 Dual data pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 11.1 Data pointer control register, DPTC (85h) . . . . . . . . . . . . . . . . . . . . . . . . 57 11.2 Data pointer mode register, DPTM (86h) . . . . . . . . . . . . . . . . . . . . . . . . . 58 11.2.1 Firmware example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 12 Debug unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 13 Interrupt system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 13.1 Individual interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 13.1.1 External interrupts Int0 and Int1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 13.1.2 Timer 0 and 1 overflow interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 13.1.3 Timer 2 overflow interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 13.1.4 UART0 and UART1 interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 13.1.5 SPI interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Ob so let e Pr od u t(s ) - O bs ole te P ro du ct( s)

Page 5

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) Contents UPSD3422, UPSD3433, UPSD3434, UPSD3454 4/300 13.1.6 I2C interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 13.1.7 ADC interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 13.1.8 PCA interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 13.1.9 USB interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 14 MCU clock generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 14.1 MCU_CLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 14.2 PERIPH_CLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 14.2.1 JTAG interface clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 14.2.2 USB_CLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 15 Power saving modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 15.1 Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 15.2 Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 15.3 Reduced frequency mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 16 Oscillator and external components . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 17 I/O ports of mcu module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 17.1 MCU port operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 17.1.1 GPIO function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 17.1.2 GPIO output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 17.1.3 GPIO input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 17.1.4 Alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 18 MCU bus interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 18.1 PSEN bus cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 18.2 READ or WRITE bus cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 18.3 Connecting external devices to the MCU bus . . . . . . . . . . . . . . . . . . . . . 86 18.4 Programmable bus timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 18.5 Controlling the PFQ and BC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 19 Supervisory functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 19.1 External reset input pin, RESET_IN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 19.2 Low VCC voltage detect, LVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 19.3 Power-up reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s)

Page 6

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) UPSD3422, UPSD3433, UPSD3434, UPSD3454 Contents 5/300 19.4 JTAG debug reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 19.5 Watchdog timer, WDT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 19.5.1 Firmware example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 20 Standard 8032 timer/counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 20.1 Standard timer SFRs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 20.2 Clock sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 20.3 SFR, TCON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 20.4 SFR, TMOD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 20.5 Timer 0 and Timer 1 operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 20.5.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 20.5.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 20.5.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 20.5.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 20.6 Timer 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 20.6.1 Capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 20.6.2 Auto-reload mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 20.6.3 Baud rate generator mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 21 Serial UART interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 21.1 UART operation modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 21.1.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 21.1.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 21.1.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 21.1.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 21.1.5 Multiprocessor communications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 21.2 Serial port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 21.3 UART baud rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 21.3.1 Using timer 1 to generate baud rates . . . . . . . . . . . . . . . . . . . . . . . . . . 111 21.3.2 Using timer/counter 2 to generate baud rates . . . . . . . . . . . . . . . . . . . 111 21.4 More about UART mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 21.5 More about UART mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 21.6 More about UART modes 2 and 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 22 IrDA interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 22.1 Baud rate selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s)

Page 7

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) Contents UPSD3422, UPSD3433, UPSD3434, UPSD3454 6/300 22.2 Pulse width selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 23 I2C interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 23.1 I2C interface main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 23.2 Communication flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 23.3 Operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 23.4 Bus arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 23.5 Clock synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 23.5.1 Clock sync during arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 23.5.2 Clock sync during handshaking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 23.6 General call address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 23.7 Serial I/O engine (SIOE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 23.8 I2C interface control register (S1CON) . . . . . . . . . . . . . . . . . . . . . . . . . . 129 23.9 I2C interface status register (S1STA) . . . . . . . . . . . . . . . . . . . . . . . . . . . 130 23.9.1 Interrupt conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130 23.10 I2C data shift register (S1DAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 23.10.1 Bus wait condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 23.11 I2C address register (S1ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 23.12 I2C Start sample setting (S1SETUP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 23.13 I2C operating sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 23.13.1 Interrupt service routine (ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138 24 SPI (synchronous peripheral interface) . . . . . . . . . . . . . . . . . . . . . . . 142 24.1 SPI bus features and communication flow . . . . . . . . . . . . . . . . . . . . . . . 143 24.2 Full-duplex operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143 24.3 Bus-level activity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143 24.4 SPI SFR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 24.5 SPI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146 24.6 Dynamic control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147 25 USB interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150 25.1 Basic USB concepts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 25.1.1 Communication flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 25.1.2 Endpoints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 25.1.3 Packets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s)

Page 8

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) UPSD3422, UPSD3433, UPSD3434, UPSD3454 Contents 7/300 25.1.4 Data transfers with the host . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 25.2 Types of transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 25.2.1 Enumeration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 25.3 Endpoint FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 25.3.1 Busy bit (BSY) operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 25.3.2 Busy bit and interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 25.3.3 FIFO pairing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 25.3.4 Reading and writing FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 25.3.5 Accessing FIFO control registers, UCON, and USIZE . . . . . . . . . . . . . 159 25.3.6 Accessing the setup command buffer . . . . . . . . . . . . . . . . . . . . . . . . . 160 25.4 USB registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160 25.4.1 USB device address register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 25.4.2 Endpoint FIFO pairing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 25.4.3 USB interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163 25.5 Typical connection to USB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177 26 Analog-to-digital convertor (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 26.1 Port 1 ADC channel selects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 27 Programmable counter array (PCA) with PWM . . . . . . . . . . . . . . . . . 181 27.1 PCA block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181 27.2 PCA clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 27.3 Operation of TCM modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 27.4 Capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 27.5 Timer mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 27.6 Toggle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 27.7 WM mode - (x8), fixed frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 27.8 PWM mode - (x8), programmable frequency . . . . . . . . . . . . . . . . . . . . . 185 27.9 PWM mode - fixed frequency, 16-bit . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 27.10 PWM mode - fixed frequency, 10-bit . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 27.11 Writing to capture/compare registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 27.12 Control register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 27.13 TCM interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 28 PSD module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s)

Page 9

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) Contents UPSD3422, UPSD3433, UPSD3434, UPSD3454 8/300 28.1 PSD module functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 28.1.1 8032 address/data/control interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 28.1.2 Dual Flash memories and IAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 28.1.3 Main Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 28.1.4 Secondary Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 28.1.5 SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 28.1.6 Runtime control registers, csiop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 28.1.7 Memory page register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 28.1.8 Programmable logic (PLDs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 28.1.9 PLD #1, decode PLD (DPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 28.1.10 PLD #2, general PLD (GPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 28.1.11 OMCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 28.1.12 OMC allocator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 28.1.13 IMCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 28.1.14 I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 28.1.15 JTAG port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196 28.1.16 Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 28.1.17 Security and NVM sector protection . . . . . . . . . . . . . . . . . . . . . . . . . . 197 28.2 Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 28.2.1 8032 program address space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 28.2.2 8032 data address space (XDATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 28.2.3 Specifying the memory map with PSDsoft express . . . . . . . . . . . . . . . 198 28.2.4 EEPROM emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 28.2.5 Alternative mapping schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200 28.2.6 Memory sector select rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 28.2.7 The VM register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203 28.3 PSD module data bus width . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204 28.4 Runtime control register definitions (csiop) . . . . . . . . . . . . . . . . . . . . . . 205 28.5 PSD module detailed operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207 28.5.1 Flash memory operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207 28.5.2 Flash memory instruction sequences . . . . . . . . . . . . . . . . . . . . . . . . . 208 28.5.3 Reading Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 28.5.4 Read memory contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 28.5.5 Reading the erase/program status bits . . . . . . . . . . . . . . . . . . . . . . . . 210 28.5.6 Data polling flag (DQ7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 28.5.7 Toggle flag (DQ6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211 Ob so let e Pr od uc t(s ) - O bs ole te Pr od uc t(s )

Page 10

Ob so let e Pr od uc t(s ) - O bs ole te P ro du ct( s) UPSD3422, UPSD3433, UPSD3434, UPSD3454 Contents 9/300 28.5.8 Error flag (DQ5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211 28.5.9 Erase time-out flag (DQ3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212 28.5.10 Programming Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212 28.5.11 Data polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213 28.5.12 Data toggle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214 28.5.13 Ready/Busy (PC3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215 28.5.14 Bypassed unlock sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215 28.5.15 Erasing Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216 28.5.16 Flash bulk erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216 28.5.17 Flash sector erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216 28.5.18 Suspend sector erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217 28.5.19 Resume sector erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217 28.5.20 Reset Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218 28.5.21 Reset signal applied to Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . 218 28.5.22 Flash memory sector protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218 28.5.23 Flash memory protection during power-up . . . . . . . . . . . . . . . . . . . . . 218 28.5.24 PSD module security bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218 28.5.25 PLDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219 28.5.26 Turbo bit and PLDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220 28.5.27 Decode PLD (DPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222 28.5.28 General PLD (GPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223 28.5.29 Output macrocell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225 28.5.30 OMC allocator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 28.5.31 Product term allocator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 28.5.32 Loading and reading OMCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228 28.5.33 OMC mask registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229 28.5.34 Input macrocells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229 28.5.35 I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231 28.5.36 General port architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231 28.5.37 Port operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231 28.5.38 MCU I/O mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233 28.5.39 PLD I/O mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236 28.5.40 Latched address output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238 28.5.41 Peripheral I/O mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239 28.5.42 JTAG ISP mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240 28.5.43 Other port capabilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240 28.5.44 Port pin drive options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240 Ob so let e Pr od uc t(s ) - O bs ole te Pr od uc t(s )

UPSD3434EB40T6 Reviews

Average User Rating
5 / 5 (89)
★ ★ ★ ★ ★
5 ★
80
4 ★
9
3 ★
0
2 ★
0
1 ★
0

Write a Review

Not Rated
Thanks for Your Review!

Axe*****havez

August 11, 2020

Parts received and tested, all can work, thank you

Ryke*****evins

August 6, 2020

can supply almost all of my necessary parts in short lead time.

Dill*****andry

August 3, 2020

It's so nice to have all these babies. I was using so many for projects, I decided to buy these. They'll definitely last me a while!

Grey*****dford

July 21, 2020

I tested some and all look good.

Bre*****Fry

July 21, 2020

I always have good experiences in dealing with Heisener Electronics. They have the components I need in stock, their search function is great, and shipping is fast and always as promised.

Alan*****stillo

July 12, 2020

Purchasing from Heisener means the real part is obtained no worried for product quality.

Jani*****Boone

July 12, 2020

Very effective shopping path, service steady as a rock, keep up the great work.

Ansl*****yengar

July 9, 2020

Excellent ease of using site both in finding products and ordering! Also shipping charges reasonable.

Jazm*****ixit

July 6, 2020

Great item and excellent seller! Would highly recommend. Thank you. Trustworthy

Dun***** Rama

July 5, 2020

Thousands of in stock parts with low cost shipping and standard quality.

UPSD3434EB40T6 Guarantees

Service Guarantee

Service Guarantees

We guarantee 100% customer satisfaction.

Our experienced sales team and tech support team back our services to satisfy all our customers.

Quality Guarantee

Quality Guarantees

We provide 90 days warranty.

If the items you received were not in perfect quality, we would be responsible for your refund or replacement, but the items must be returned in their original condition.

UPSD3434EB40T6 Packaging

Verify Products
Customized Labels
Professional Packaging
Sealing
Packing
Insepction

UPSD3434EB40T6 Related Products

TPME476K035S0055 TPME476K035S0055 AVX Corporation, CAP TANT 47UF 35V 10% 2917, 2917 (7343 Metric), ��PSD View
hotLT1963EQ-3.3#TRPBF LT1963EQ-3.3#TRPBF Linear Technology, IC REG LINEAR 3.3V 1.5A 5DDPAK, TO-263-6, D2Pak (5 Leads + Tab), TO-263BA, ��PSD View
72231L25PFI 72231L25PFI IDT, Integrated Device Technology Inc, IC FIFO SYNC 512X9 25NS 32QFP, 32-LQFP, ��PSD View
1.5KE36A-B 1.5KE36A-B Diodes Incorporated, TVS DIODE 30.8VWM 49.9VC DO201A, DO-201AA, DO-27, Axial, ��PSD View
RG3216N-8452-B-T1 RG3216N-8452-B-T1 Susumu, RES SMD 84.5K OHM 0.1% 1/4W 1206, 1206 (3216 Metric), ��PSD View
CRCW0201732RFNED CRCW0201732RFNED Vishay Dale, RES SMD 732 OHM 1% 1/20W 0201, 0201 (0603 Metric), ��PSD View
803-83-024-30-001191 803-83-024-30-001191 Preci-Dip, PCB CONN SURFACE MOUNT 2.54MM, -, ��PSD View
RJHSE538G RJHSE538G Amphenol Commercial Products, CONN MOD JACK 8P8C R/A SHLD, -, ��PSD View
D38999/26FJ19AE D38999/26FJ19AE Souriau, 8D 19C 19#12 PIN PLUG, -, ��PSD View
HE30806T2139PA7M HE30806T2139PA7M Souriau, HE308 39C 37#20 2#16 PIN PLUG, -, ��PSD View
MS3452L14S-7A MS3452L14S-7A Amphenol Aerospace Operations, CONN RCPT HSNG MALE 3POS PNL MNT, -, ��PSD View
GMA35DTBN GMA35DTBN Sullins Connector Solutions, CONN EDGE DUAL FMALE 70POS 0.125, -, ��PSD View
Payment Methods
Delivery Services

Quick Inquiry

UPSD3434EB40T6

Certified Quality

Heisener's commitment to quality has shaped our processes for sourcing, testing, shipping, and every step in between. This foundation underlies each component we sell.

ISO9001:2015, ICAS, IAF, UKAS

View the Certificates

Do you have any question about UPSD3434EB40T6?

0755-83210559 ext. 805 SalesDept@heisener.com heisener007 3008774228 Send Message

UPSD3434EB40T6 Tags

  • UPSD3434EB40T6
  • UPSD3434EB40T6 PDF
  • UPSD3434EB40T6 datasheet
  • UPSD3434EB40T6 specification
  • UPSD3434EB40T6 image
  • STMicroelectronics
  • STMicroelectronics UPSD3434EB40T6
  • buy UPSD3434EB40T6
  • UPSD3434EB40T6 price
  • UPSD3434EB40T6 distributor
  • UPSD3434EB40T6 supplier
  • UPSD3434EB40T6 wholesales

UPSD3434EB40T6 is Available in